Hvis du er interesseret i digital digitalhastighed, skal du hente en kopi af High Speed ​​Digital Design.

Nøglepunkter:

• den vigtigste afgørende faktor for dit kredsløb er stigningstiden for logikken. Selvom du kører med en langsom hastighed, kan hurtige kanter skabe problemer.
• Den maksimale stigetid for dit system giver dig derefter den kritiske længde på dit kredsløb. I det væsentlige, hvis udbredelsesforsinkelsen af ​​dit signal over kredsløbets længde er længere end signalets stigningstid, skal du bekymre dig om designets højfrekvente aspekt.
• Hvis det viser sig at være kritisk længden er kortere end kredsløbslayoutet, så skal du bruge kontrolleret impedanslayout. Dette inkluderer:
  • Sporgeometri (sporbredde og højde over et jordplan) for at give kredsløbet en defineret karakteristisk impedans.
  • Afslutning af drivere og / eller modtagere med linjens karakteristiske impedans.

Brug et fuldt jord- og kraftplan. Bypass-hætter er begrænset af induktans, som for det meste bestemmes af pakningsstørrelse, spor og vias. Så vælg den mindste pakkestørrelse, som du kan arbejde med, og vælg derefter den største kapacitans, der ikke bryder dit budget. Hvis du har brug for mere omgåelse, skal du gå op i en pakkestørrelse eller to og få den største kapacitans i den pakke. Når du tilslutter hætten til jorden / el-flyet, skal du bruge to viaer på hver side af hver pad. vias + cap vil ligne en H.

At dele flyene kan hjælpe med at isolere de analoge og digitale sektioner. Kryds aldrig et delt plan med et signalspor !!! Hold signaler væk fra kanten af ​​tavlen. Hold signaler mindst 2x sporbredde fra hinanden for at forhindre krydstale (simulationer er nyttige her). Hold signaler 5x sporbredde væk fra meget støjende signaler (dvs. ure) eller ekstremt følsomme signaler (dvs. analoge indgange). Brug jordede beskyttelsesspor omkring støjende / følsomme signaler, hvis det er nødvendigt. Undgå vias og stubs med støjende / følsomme signaler.

Ideelt set skal du give en jordledning pr. Signal i et stik. Afslut stiksignaler, fordi de kan lide at spytte EMI. Ferritperler omkring ledningen kan også hjælpe med støj fra stikket. Undgå, at signaler går under stik.

Jordplanet giver dig mulighed for at oprette mikrostripspor, som har en veldefineret impedans. Du kan også bruge termineringsmodstande, hvis dit spor er langt. Jeg tror, ​​at den generelle tommelfingerregel er for hver nS af stigetid, du kan gå 2,5 "uden en afslutningsmodstand.

Brug IBIS-simuleringer til at afgøre, om du har brug for afslutningsmodstande. Moderne FPGA'er har gode tricks til dette slags ting; de kan styre deres outputdriverstyrke, nogle gange endda med en "digitalt kontrolleret impedans" (Xilinx-betegnelse for teknologien). IBIS-simuleringer hjælper også her, når vi finder ud af den passende drevstyrke.

Tjek Dr. Howard Johnsons enorme liste over High Speed ​​Digital Design nyhedsbreve. Virkelig fantastisk. http://www.sigcon.com/pubsAlpha.htm

Jeg ved meget lidt om layout med høj hastighed. Men de tre almindelige ting, jeg har hørt, er: Undgå rette vinkler for signalspor (de forårsager refleksioner), har et jordplan over så meget af dit kredsløb så meget som muligt, og del dit kort for at have lignende signaltyper (lav- hastighed digital, højhastigheds digital, analog) til forskellige områder med "choker point" i dit jordplan for at minimere interferens.

Hvad angår gode online ressourcer, kan jeg forestille mig databladene & appnoterer til DSP eller FPGA, du overvejer, har nogle gode tip. Jeg kan huske, at Xilinx havde gode ting.

For at adressere din applikation i stedet for det spørgsmål, du stillede direkte (de andre svar har talt om dette):

10 kHz DSP til en loop-controller er ikke for hurtig. (vi bruger 5 eller 10 kHz kontrolsløjfer til motorkontrollere) Med en anstændig enhed antager jeg, at du skal være i stand til at håndtere det med en urfrekvens på 40-80 MHz, hvis du skulle, og det pæne ved den nyere serie DSP'er og mikrokontrollere er, at de bruger faselåste sløjfemultiplikatorer (PLL) til at øge urfrekvensen internt, så der eksternt faktisk ikke behøver at være nogen virkelig hurtige signaler. TIs TMS320F28xx-serie af DSP'er (se 28044 og 28235) har en 5x PLL (halv trin fra 0,5x til 5x), så du kan få et 100MHz ur med en 20MHz krystal.

Til den digitale side , hvad du skal passe mest på, er at sørge for, at du leverer et godt solidt strøm- og jordplan til din processor, og sørg for at tilføje bypass-kondensatorer så tæt som muligt på processorens strømforsyningsstifter. Brug også en række 0,1uF, 0,01uF og 0,001uF kondensatorer i stedet for bare at drysse en masse 0.1uF kondensatorer. 0.1uF kondensatorerne giver mere opladning, men deres parasitære induktans kommer i spil med en lavere frekvens end hvad du vil se på en 0.01uF eller 0.001uF kondensator. De to sidstnævnte giver ikke så meget opladning, men fungerer korrekt som bypass-kapper til en højere frekvens. Vi havde et kortdesign, der fungerede, men havde en moderat mængde støj på DSP's analog-til-digitale konverter. En af vores ingeniører foretog faktisk nogle højfrekvente målinger med en scope-sonde med "heksens hat-probe tip off", direkte med probe-terminalen og jordringen, og modificerede bypass-kondensatorerne, indtil han så strømforsyningsspændingsstøj reduceret tilstrækkeligt.

Den analoge til digitale konvertering vil være det svageste sted i dit system. Du behøver sandsynligvis ikke arbejde for hårdt for at få det digitale system til at fungere ok. Men medmindre du er forsigtig, får du middelmådig støjydelse på din ADC. (Jeg er bange for, at jeg ikke har meget erfaring personligt med at håndtere dette; andre ingeniører i vores firma håndterer layoutet, så hvad jeg fortæller dig er brugt.) Sådan håndteres jordplaner er noget, der argumenteres for af to separate tilgange: om der skal bruges et stort jordplan til hele systemet, versus to separate jordplaner, en analog + en digital, bundet sammen på ADC - det første er fint for 8-10 bit systemer, og jeg hører at adskille digitale / analoge områder af kredsløbet er vigtigere, når du kommer til højere bitantal (16bit eller højere).

Spar ikke på # kortlag. Jord- og kraftfly er dine venner.

Læs op på skinke-radio, eller find en ekstra klasse-operatør, der kan hjælpe. Vi håndterer disse problemer hele tiden ved meget højere frekvenser. Vi bruger også DSP-behandling i næsten alt vores udstyr. Prøv AARL-uddannelsesmaterialet online eller QRZ. Problemerne er ikke så svære at rette op på, men der er mange mulige problemområder at passe på.
73, KF7BYU

Som allerede nævnt kan du bruge en hurtig processor med en PLL og stadig kun have dine 10kHz signaler + en 12MHz kvartsoscillator (tæt på CPU'en) på dit kort. At lægge dette ud vil ikke være et problem.

Mange mennesker (inklusive mig) gjorde 48kHz stereolydudgang på et ARM7TDMI (streaming fra et SPI-tilsluttet SD-kort i mit tilfælde). Jeg så endda mp3-afkodning i software på en 50MHz ARM7, der kører fra RAM (der kan være ventetilstand, når du arbejder fra Flash).

Måske købe et mbed LPC1768-kort (100 MHz, meget hurtige ADC / DAC og PWM'er on-chip, billig: 50 €) og lave en prototype? Kun hvis dette ikke er tilstrækkeligt, skal du starte med at spille med andre (dyrere og sværere) ting.